采集系统规格：

  1、2通道，8bit，5000MSPS ADC转换器。
  2、信号调理模块，支持PGA功能。
  3、采用xilinxV6大规模FPGA。
  4、双通道2*64bitDDR3
  5、低抖动采集时钟发生器。
  6、支持扩展模块，可以扩展PCIEx8，USB控制器以及RS232和RS422通信接口。

  系统组成结构如下：
 

  该系统有以下组成部分：

  1．主板包括：
  xilinxXC6VLX130TFPGA以及配置电路
  128bitDDR3内存，分上下64bit
  扩展接口，包括PCIEx8接口，扩展IO接口
  FPGA电源模块，采用单5V输入。

  2．时钟板包括：
  晶体。
  PLL电路，输出两路2.5GHZ时钟。
  时钟电源。

  3．AD板包括：
  E2V8bit/10bit5Gsps芯片，本次采用8bit，但接口兼容10bit。
  ADC模拟电源
  信号调理载板（AGC和PGA）

  4．接口板包括：
  接口控制芯片，单片机。
  RS422和RS232接口。
  信号调理板，AD板以及主板的叠层关系如下：