高速数据采集系统中FPGA复位讨论

  在高速数据采集系统中的逻辑设计大多使用FPGA实现。在FPGA设计中，复位设计是必不可少的。复位信号可以使FPGA的各个逻辑单元处于一种已知的状态。目前，FPGA的复位可以分为异步复位和同步复位。

  一、特点：

  同步复位：顾名思义，同步复位就是指复位信号只有在时钟上升沿到来时，才能有效。否则，无法完成对系统的复位工作。用Verilog描述如下：

  always@(posedgeclk)begin

  if(!Rst_n)

  异步复位：它是指无论时钟沿是否到来，只要复位信号有效，就对系统进行复位。用Verilog描述如下

  always@(posedgeclk,negedgeRst_n)

  begin

  if(!Rst_n)

  二、各自的优缺点：

  1、总的来说，同步复位的优点大概有3条：

  a、有利于仿真器的仿真。

  b、可以使所设计的系统成为100%的同步时序电路，这便大大有利于时序分析，而且综合出来的fmax一般较高。

  c、因为它只有在时钟有效电平到来时才有效，所以可以滤除高于时钟频率的毛刺。

  它的缺点也有不少，主要有以下几条：

  a、复位信号的有效时长必须大于时钟周期，才能真正被系统识别并完成复位任务。同时还要考虑，诸如：clkskew,组合逻辑路径延时,复位延时等因素。

  b、由于大多数的逻辑器件的目标库内的DFF都只有异步复位端口，所以，倘若采用同步复位的话，综合器就会在寄存器的数据输入端口插入组合逻辑，这样就会耗费较多的逻辑资源。

  2、对于异步复位来说，他的优点也有三条，都是相对应的：

  a、大多数目标器件库的dff都有异步复位端口，因此采用异步复位可以节省资源。

  b、设计相对简单。

  c、异步复位信号识别方便，而且可以很方便的使用FPGA的全局复位端口GSR。

  缺点：

  a、在复位信号释放(release)的时候容易出现问题。具体就是说：倘若复位释放时恰恰在时钟有效沿附近，就很容易使寄存器输出出现亚稳态，从而导致亚稳态。

  b、复位信号容易受到毛刺的影响。

  三、总结：

  所以说，一般都推荐使用异步复位，同步释放的方式，而且复位信号低电平有效。这样就可以两全其美了。

  异步复位同步释放的verilog描述如下：

  always@(posedgeclk,negedgerstn)

  begin

  if(!rstn)begin

  srstn<=rstn;

  endelsebegin

  arstn<=rstn;

  end

  end

  为了我们共同的目标“做专业的高速数据采集厂商”而共同努力！ 

  关于坤驰科技：

  坤驰科技是专注于高速数据采集与信号处理、高速数据存储与记录的高科技公司。坤驰科技为用户提供成熟的标准高速数据采集产品与技术，也可为用户提供定制化的高速信号采集解决方案。目前坤驰科技服务过的研究所、科研单位已达近百家。高速数据采集产品线涵盖PCIExpress、cPCI、PXIe、VPX、USB等总线，包含高速AD、DA平台、FPGA、DSP处理平台，SATA/SSD、Flash存储平台等。

  全国咨询电话：400-000-4026
  公司官方网站：http://www.queentest.cn
  官方微博：http://e.weibo.com/queentest
  官方微信：queentest或扫描：